Şifreleme işlemleri için FPGA ile yüksek kapasiteli çarpma devresi tasarımı
| dc.authorid | TR51314 | en_US |
| dc.contributor.advisor | Taşkın, Deniz | |
| dc.contributor.author | Baysal, Kenan | |
| dc.date.accessioned | 2017-04-06T09:21:24Z | |
| dc.date.available | 2017-04-06T09:21:24Z | |
| dc.date.issued | 2015 | |
| dc.department | Enstitüler, Fen Bilimleri Enstitüsü, Bilgisayar Mühendisliği Ana Bilim Dalı | en_US |
| dc.description | Yüksek Lisans Tezi | tr |
| dc.description.abstract | Bilgisayar ile şifrelemede yüksek güvenlik sağlayan algoritmalar, çok büyük boyutta veriler ile çalışmaktadır. Yüksek kapasiteli verilerin gerçek zamanlı olarak işlenebilmesi için gelişmiş donanım yapılarına ihtiyaç duyulmaktadır. Günümüzde ihtiyaç duyulan donanım yapısı, Alanda Programlanabilir Kapı Dizileri (FPGA) kullanılarak FPGA öncesi eski tasarım yöntemlerine göre daha kolay tasarlanabilmektedir. Son on yılda, FPGA hızları, kapasiteleri ve tasarım araçları iyileştirilmiştir. Bu sayede yüksek kapasite veri işleyebilen donanımlar düşük maliyetler ile tasarlanıp üretilebilmektedir. Bu tez çalışmasının amacı FPGA ile şifreleme algoritmalarında da kullanılabilecek yüksek kapasitede veri işleyebilen yüksek hızlı bir aritmetik ünitenin bileşenlerini oluşturmaktır. Bu tez çalışmasında, çarpma işlemi algoritmaları incelenmiş, yüksek hızlı çarpma devresini oluşturan yüksek kapasiteli toplama devresi ve başvuru tabloları Çok Yüksek Hızlı Birleşik Devreler İçin Donanım Tanımlama Dili (VHDL) kullanılarak tasarlanmıştır. Tasarlanan devre ISE Design Suite 14.7 yazılımı ile sentezlenmiştir. Benzetim sonuçları ModelSIM ve ISIM programlarından kullanılarak elde edilmiştir. | en_US |
| dc.description.abstract | Abstract | en_US |
| dc.description.abstract | Algorithms providing high security in computer encryption are processed with high capacity data. Advanced hardware structures are needed for real time processing of high capacity data. Nowadays, needed hardware structure can be designed easier than old design methods using Field Programmable Gate Arrays (FPGA). In the last decade, speed, capacity and design tools of FPGAs are improved. Thus, high capacity data processing hardware can be designed and manufactured with lower costs. The aim of this thesis study is to build components of a high capacity arithmetic unit that can process high capacity data which can also be used in encryption algorithms with FPGA. In this thessis work, multiplication algorithms are studied, high capacity adder circuit and look up tables which together constitute high speed multiplication circuit are designed with Very High Speed Integrated Circuit Hardware Description Language (VHDL). Designed circuit is synthesized with ISE Design Suite 14.7 software. Simulation results are obtained using ModelSIM and ISIM softwares. | en_US |
| dc.identifier.uri | https://hdl.handle.net/20.500.14551/1891 | |
| dc.identifier.yoktezid | 392562 | en_US |
| dc.language.iso | tr | en_US |
| dc.publisher | Trakya Üniversitesi Fen Bilimleri Enstitüsü | en_US |
| dc.relation.publicationcategory | Tez | en_US |
| dc.rights | info:eu-repo/semantics/openAccess | en_US |
| dc.subject | Look up Table | en_US |
| dc.subject | Toplama | en_US |
| dc.subject | FPGA | en_US |
| dc.subject | VHDL | en_US |
| dc.subject | Çarpma | en_US |
| dc.subject | Multiplication | en_US |
| dc.subject | Adder | en_US |
| dc.title | Şifreleme işlemleri için FPGA ile yüksek kapasiteli çarpma devresi tasarımı | en_US |
| dc.title.alternative | High capacity multiplier unit design with FPGA for cryptographic operations | en_US |
| dc.type | Master Thesis | en_US |
| dc.type.description | No: 0099400 | en_US |
