Şifreleme algoritmasının FPGA'da uygulanması
Yükleniyor...
Dosyalar
Tarih
2015
Yazarlar
Dergi Başlığı
Dergi ISSN
Cilt Başlığı
Yayıncı
Trakya Üniversitesi Fen Bilimleri Enstitüsü
Erişim Hakkı
info:eu-repo/semantics/openAccess
Özet
Gelişmiş Veri Şifreleme Standardı (AES), elektronik verilerin korunması amacıyla FIPS (Federal Information Processing Standart) onayı ile yayımlanmış kriptografik algoritmadır. AES algoritması yazılımsal ve donanımsal olarak programlanabilir. Bu tezde, AES algoritmasının FPGA ve bilgisayardaki şifreleme süresinin karşılaştırılması sunulmaktadır. FPGA'da, Verilog DTD (Donanım Tanımlama Dili) kullanılmıştır. 128 bit giriş metni (input) ve anahtar uzunluğuna (key length) sahip AES (AES-128) algoritması Xilinx ISE Design Suite 13.3 programında sentezlenerek benzetimi oluşturulmuştur. Ek olarak, AES-128 algoritması bilgisayar üzerinde C programlama dili kullanılarak kodlanmıştır. FPGA ve bilgisayarın şifreleme zamanı ölçülmüştür. AES-128 şifreleme algoritmasını FPGA'nın bir bilgisayardan daha hızlı çalıştırdığı gözlemlenmiştir. AES-128'in FPGA'daki şifreleme süresi 390ns ve bir bilgisayardaki şifreleme süresi 11µs'dir.
Abstract
Advanced Encryption Standard (AES), which is approved and published by Federal Information Processing Standard (FIPS), is a cryptographic algorithm that can be used to protect electronic data. The AES algorithm can be programmed in software or hardware. In this thesis, presents encryption time comparison of the AES algorithm on FPGA and computer. Verilog HDL (Hardware Description Language) used on FPGA. The AES algorithm with 128-bit input and key length (AES-128) was synthesized and simulated on Xilinx ISE Design Suite 13.3. In addition, AES-128 coded C programming language on computer. I measured the time of encryption on FPGA and computer. It was observed that, the AES encryption algorithm runs on the FPGA faster than on a computer. Encryption time is 390ns of AES-128 on FPGA and 11 µs of AES-128 on a computer.
Abstract
Advanced Encryption Standard (AES), which is approved and published by Federal Information Processing Standard (FIPS), is a cryptographic algorithm that can be used to protect electronic data. The AES algorithm can be programmed in software or hardware. In this thesis, presents encryption time comparison of the AES algorithm on FPGA and computer. Verilog HDL (Hardware Description Language) used on FPGA. The AES algorithm with 128-bit input and key length (AES-128) was synthesized and simulated on Xilinx ISE Design Suite 13.3. In addition, AES-128 coded C programming language on computer. I measured the time of encryption on FPGA and computer. It was observed that, the AES encryption algorithm runs on the FPGA faster than on a computer. Encryption time is 390ns of AES-128 on FPGA and 11 µs of AES-128 on a computer.
Açıklama
Yüksek Lisans Tezi
Anahtar Kelimeler
FPGA, Şifreleme Zamanı, AES-128, AES, Şifreleme, Encryption Time, Encryption
